# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-232436

(43)Date of publication of application: 05.09.1997

(51)Int.CI.

H01L 21/82

GO6F 17/50

(21)Application number : 08-034888

(22)Date of filing:

22.02.1996

(71)Applicant : FUJITSU LTD

(72)Inventor: IWAMURA HIDEKI

# (54) METHOD AND APPARATUS FOR LOGIC SYNTHESIS, AND METHOD FOR DESIGNING SEMICONDUCTOR INTEGRATED CIRCUIT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To shorten the design period of a semiconductor integrated circuit. SOLUTION: In a logic synthetic operation, a circuit at a gate level is generated in units of blocks. After that, (1) the size of every block is decided on the basis of the total area of a cell inside the block or on the basis of the number of gates, and the block in the size is arranged inside a floor. Then, (2) the cell is arranged approximately inside the block, and cells at the inside and the outside of the block are wired globally. Then, (3) the number of interconnections between blocks, a part in which a wiring density is at a set value or higher and a critical path passing a plurality of blocks in a semiconductor integrated circuit are displayed. Then, (4) when it is judged that a correction is required by looking at a displayed result, a floor planning operation to be returned to (2) is performed after every block is resized or moved. The length of a shortest route connecting centers of gravity of different blocks by using a line



parallel to the side of the floor is found as a virtual wiring length between cells in the different blocks so as to be used for a wiring adjustment. The result of the floor planning operation is used to design a layout.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-232436

(43)公開日 平成9年(1997)9月5日

(51) Int.Cl. <sup>6</sup>	識別記号	<b>庁内整理番号</b>	FΙ			技術表示箇所
H01L 21/82			HOIL	91/99	_	1人1176人(11回)//
0000 40/50			11011	21/02	С	
G06F 17/50			G06F	15/60	656D	
					658A	

		、	未請求 請求項の数6 OL (全 7 頁)
(21)出願番号	特顯平8-34888	(71)出顧人 (	000005223
(22)出顧日	平成8年(1996)2月22日	1	富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
			岩村 英樹 神奈川県川崎市高津区坂戸3丁目2番1号 富士通エルエスアイテクノロジ株式会社 内
		(74)代理人 乡	<b>幹理士 松本 眞吉</b>


# (54) 【発明の名称】 論理合成方法及び装置並びに半導体集積回路設計方法

#### (57)【要約】

【課題】半導体集積回路の設計期間を短縮する。

【解決手段】 論理合成において、ブロック単位でゲートレベルの回路を生成した後、(1) ブロック内のセルの総面積又はゲート数に基づいてブロックのサイズを決定し、該サイズのブロックをフロア内に配置し、(2) ブロック内でセルを概略配置し、ブロック内外のセル間をグローバル配線し、(3) ブロック間の配線数と、配線密度が設定値以上の部分と、半導体集積回路の、複数ブロックを通るクリティカルパスを表示させ、(4) 表示結果を見て修正要と判断した場合には、ブロックのリサイズ又は移動を行った後に(2) へ戻るというフロアプラニングを行う。フロアの辺に平行な線で異なるブロックの重心間を結んだ最短経路の長さを、異なるブロックのセル間の仮想配線長として求め、タイミング調整に用いる。フロアプラニングの結果はレイアウト設計に用いられる。

#### **論理合成の概略フローチャー**



1

#### 【特許請求の範囲】

【請求項1】 ハードウエア記述言語で記述された半導 体集積回路の仕様を入力とし、ブロック単位でゲートレ ベルの回路を生成し、仮想配線容量とセルの入力容量と の和に基づいてセルの駆動能力が不足するかどうかを判 断し、セル駆動能力が不足すると判断した場合にセル間 にドライバセルを挿入する論理合成方法であって、

該ゲートレベルの回路を生成した後、該判断の前におい て、フロアプラニングを行って該ブロックの配置を決定 し、チップ領域に相当するフロアの辺に平行な線で異な 10 るブロックの重心間を結んだ最短経路の長さを、異なる ブロックのセル間の仮想配線長として求め、

異なるブロックのセル間の該仮想配線容量を該仮想配線 長に基づいて求める、

ことを特徴とする論理合成方法。

【請求項2】 上記フロアプラニングでは、

- (1) ブロック内のセルの総面積又はゲート数に基づい てブロックのサイズを決定し、該サイズのブロックをフ ロア内に配置し、
- セル間をグローバル配線し、
- (3) グローバル配線結果を表示装置に表示させ、
- (4) 表示結果を見て修正要と判断した場合には、ブロ ックのリサイズ又は移動を行った後に(2)へ戻る、 ことを特徴とする請求項1記載の論理合成方法。

【請求項3】 上記(3)では、ブロック間の配線数 と、配線密度が設定値以上の部分とを表示させる、 ことを特徴とする請求項2記載の論理合成方法。

【請求項4】 上記(3)では、上記半導体集積回路 の、複数ブロックを通るクリティカルパスも表示させ

ことを特徴とする請求項3記載の論理合成方法。

【請求項5】 請求項1乃至4のいずれか1つに記載の 論理合成方法を実施するためのコンピュータを備えてい る、

ことを特徴とする論理合成装置。

【請求項6】 請求項1乃至4のいずれか1つに記載の 論理合成方法を実施した後、上記フロアプラニングの結 果に基づいてレイアウト設計を行う、

ことを特徴とする半導体集積回路設計方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、論理合成方法及び 装置並びに半導体集積回路設計方法に関する。

#### [0002]

【従来の技術】半導体集積回路の自動設計では、論理合 成ツールに対しHDL(ハードウエア記述言語)で記述 された半導体集積回路の機能及び構造の仕様を入力する ことにより、ゲートレベルの回路が生成される。生成さ

計される。

【0003】レイアウト設計後のタイミングエラーを低 減するために、論理合成ツールにおいて、セル間仮想配 線容量とセルの入力容量との和に基づきセルの駆動入力 が不足するかどうかを自動的に判断し、セル駆動能力が 不足すると判断した場合にはセル間にドライバセルを挿 入している。レイアウト設計前であるので、図8(A) に示すような関係によりセル間仮想配線容量が見積もら れる。横軸はブロックのゲートサイズであり、縦軸はブ ロック内でのセル間の仮想配線容量である。例えば図8 (B) に示すブロック A 及びB のゲート数がそれぞれN A及びNBであるとし、それぞれのブロック内でのセル 間の仮想配線容量が仮想配線容量C1であるとする。こ の場合、ブロックA内のセル1とブロックB内のセル2 (セル1及び2のブロック内での位置は未定) との間の 配線3の仮想容量は、図8(A)において、ゲート数N S=NA+NBのブロックS内でのセル間の仮想配線容 量C2と見積もられる。配線3の仮想配線容量C2とセ ル2の入力容量Ciとの和C2+Ciがセル1の駆動能 (2) ブロック内でセルを概略配置し、ブロック内外の 20 力を越えている場合には、配線 3 にドライバセルが挿入 される。また、設計段階で指定された端子間の信号伝播 遅延時間が許容範囲に収まるように、バッファセルが挿 入され又はセルのサイズ (セルの入力容量) が変更され

2

【0004】このような処理により、レイアウト設計後 のタイミングエラーが低減される。

#### [0005]

【発明が解決しようとする課題】しかし、回路素子の微 細化により、容量比= (セル間配線容量) / (セル入力 30 容量),が大きくなり、配線幅が 0.5μmのLSIでこ の比がほぼ1になる。この容量比が大きいほど、 (仮想 配線容量)- (実配線容量) が大きくなって、仮想配線 容量が不正確になり、レイアウト設計後のタイミングエ ラーが増加する。ある部分のタイミングエラーを無くす ために回路を部分的に修正すると、他の部分のタイミン グに影響する。このため、HDLで記述された回路構造 の修正(タイミング調整用ドライブセル挿入)、論理合 成及びレイアウト設計を繰り返し行う必要があり、設計 期間が長くなる原因となる。

40 【0006】本発明の目的は、このような問題点に鑑 み、半導体集積回路の設計期間を短縮することが可能な 論理合成方法及び装置並びに半導体集積回路設計方法を 提供するとにある。

#### [0007]

【課題を解決するための手段及びその作用効果】本発明 は、ハードウエア記述言語(HDL)で記述された半導 体集積回路の仕様を入力とし、ブロック単位でゲートレ ベルの回路を生成し、仮想配線容量とセルの入力容量と の和に基づいてセルの駆動能力が不足するかどうかを判 れた回路は、自動配置配線ツールを用いてレイアウト設 50 断し、セル駆動能力が不足すると判断した場合にセル間 20 いられる。

にドライバセルを挿入する論理合成方法であって、該ゲ ートレベルの回路を生成した後、該判断の前において、 フロアプラニングを行って該ブロックの配置を決定し、 チップ領域に相当するフロアの辺に平行な線で異なるブ ロックの重心間を結んだ最短経路の長さを、異なるブロ ックのセル間の仮想配線長として求め、異なるブロック のセル間の該仮想配線容量を該仮想配線長に基づいて求 める。

【0008】本発明によれば、論理合成段階でのフロア プラニングにより、異なるブロックのセル間の仮想配線 10 容量が従来よりも正確になるので、タイミング調整がよ り正確に行われ、レイアウト設計後のタイミングエラー 数が低減されて、HDLで記述された回路仕様の修正、 論理合成及びレイアウト設計を繰り返し行う回数が低減 され、設計期間が短縮されるという効果を奏する。

【0009】また、同じ理由により、挿入されるドライ バセルの数が従来よりも低減されるので、信号伝播遅延 時間が低減してシステムクロック周波数上昇が可能にな るという効果を奏する。本発明の第1態様では、上記フ ロアプラニングにおいて、(1)ブロック内のセルの総 面積又はゲート数に基づいてブロックのサイズを決定 し、該サイズのブロックをフロア内に配置し、(2)ブ ロック内でセルを概略配置し、ブロック内外のセル間を グローバル配線し、(3)グローバル配線結果を表示装 置に表示させ、(4)表示結果を見て修正要と判断した 場合には、ブロックのリサイズ又は移動を行った後に (2) へ戻る。

【0010】本発明の第2態様では、上記(3)におい て、ブロック間の配線数と、配線密度が設定値以上の部 分とを表示させる。この第2態様によれば、ブロックの 30 仕様部分は論理式に変換する。 リサイズ及び移動の判断が容易になるという効果を奏す る。本発明の第3態様では、上記(3)において、上記 半導体集積回路の、複数ブロックを通るクリティカルパ スも表示させる。

【0011】この第3態様によれば、クリティカルパス が短くなるようにブロックを移動させることができるの で、システムクロック上昇が可能になるという効果を奏 する。本発明の第4態様は、上記いずれかの論理合成方 法を実施するためのコンピュータを備えた論理合成装置 である。

【0012】本発明の第5態様は、上記いずれかの論理 合成方法を実施した後、上記フロアプラニングの結果に 基づいてレイアウト設計を行う半導体集積回路設計方法 である。この方法では、論理合成段階で行ったフロアプ ラニングの結果をレイアウト設計で用いるので、論理合 成とレイアウト設計の全体としては複雑化が避けられ、 上記発明の効果が得られるので、意義が大である。

#### [0013]

【発明の実施の形態】以下、図面に基づいて本発明の一 実施形態を説明する。図1は、半導体集積回路用CAD 50 プラニングを、この段階で行う。このフロアプラニング

システムの概略構成を示す。このシステムは、論理合成 装置10と、シミュレーション&レイアウト設計装置2 0とからなる。論理合成装置10は、コンピュータ11 と、外部記憶装置12~14と、手操作入力装置15 と、表示装置16とを備えた一般的なコンピュータシス テムである。外部記憶装置12、13及び14は機能的 に分けて記載したものであり、外部記憶装置12にはH DLで記述された設計データが格納され、外部記憶装置 13には半導体集積回路で使用されるセルの種類、サイ ズ、マクロセルの構造及びセルのパターンが格納されて いる。セルの種類には、基本セルと、基本セルを組み合 わせたマクロセルとがあり、基本セルは例えばナンドゲ ート、ノアゲート、インバータ及びフリップフロップで ある。セルの種類、サイズ及びマクロセルの構造はコン ピュータ11で用いられ、セルのパターンはシミュレー ション&レイアウト設計装置20で用いられる。外部記 憶装置14には、コンピュータ11の計算結果であるネ ットリスト及びフロアプラニングデータが格納され、こ

【0014】論理合成装置10による処理の概略を図2 に示す。従来の論理合成では、ステップ30~36、3 8及び39の処理が行われていたが、本案ではさらに、 ステップ36とステップ38との間にステップ37の処 理が行われる。以下、括弧内は図中のステップ識別番号

れらはシミュレーション&レイアウト設計装置20で用

(30) HDL、例えばVerirog HDLで記述されたL SI設計データを、外部記憶装置12から読み込む。

【0015】(31) この設計データを翻訳して、機能

(32) 外部記憶装置13を参照して、マクロセルを基 本セルで展開する。

(33) チップ周辺部の I/Oバッファを手操作入力に より割り当てる。

(34) 構成が簡単になるように、論理式を最適化す

(35) テクノロジマッピングを行う。すなわち、論理 式に対応して、外部記憶装置13に格納された基本セル を割り付け、また、局所的に冗長なゲートや配線を削除 40 することにより、面積及び遅延時間を低減するという最 適化を行う。

【0016】(36)ブロック間の最適化を行う。例え ばブロックAのインバータの出力端がブロックBのイン バータの入力端に接続されている場合、冗長な両インバ ータを削除する。ただし、タイミング調整のためにHD Lで構造記述されているドライバセル(バッファゲー ト) はそのままにしておく。

(37)従来、図1のシミュレーション&レイアウト設 計装置20によるレイアウト設計で行われていたフロア

容量) を変更する。

5

では、従来行われていなかったブロック間仮想配線容量 の算出及びクリティカルパスの表示が含まれている。ス テップ37の処理の詳細を図3に示す。

【0017】(370)外部記憶装置13に格納されて いるセルサイズデータを用いて、各ブロックのサイズを 見積もる。例えば、ブロック内のセルの面積の総和を求 め、これを1.4倍したものをブロック面積とし、簡単 化のためにブロックが正方形であるとしてその一辺の長 さを求める。ブロック面積は、ブロック内ゲート数を定 数倍したものであってもよい。このブロックを、チップ 10 領域に相当するフロア上に配置する。

【0018】(371)ブロック間の仮想配線長を求め る。例えば図4に示す如く、フロア40にブロックA~ Dが配置されているとき、ブロックBの重心とブロック Aの重心との間をフロア40の辺に平行な直線で結んだ 経路の長さを、ブロックB内のセルとブロックD内のセ ルとの間の仮想配線長として求める。この仮想配線長 は、例えば図中の点線を通る経路の長さと同一であり、 同一長さの各種経路が考えられる。他のブロック間につ いても同様である。

【0019】 (372) 各ブロック内でセルを概略配置 する。この概略配置では、例えばセル間の部分的重なり を無視するというふうに設計ルールを弱くし、その替わ りに、グリッド間隔を実配置の場合よりも大きくする。 ブロック内外のセル間を、グローバル配線する。

(373) 配線結果を、図5(A)、(B) 及び図6に 示すように、図1の表示装置16に表示する。また、予 め指定された、半導体集積回路のクリティカルパスも表 示する。図5(A)は、ブロックiとブロックjの間の 配線数Nij(i及びjはブロックA~Dのいずれか) を示している。図5 (B) は、配線密度が設定値以上の 混雑した部分にハッチングを付している。図6は、複数 ブロックを通るクリティカルパスB→D→A→Cを、ブ ロックの重心を通る折れ線で示している。設計者は、こ れらの表示を見て、修正の要否を判断する。

【0020】(375)修正要と判断した場合には、配 線密度が設定値以上の部分を低減し、ブロック間の平均 配線長を短くし、かつ、クリティカルパスを短くするた めに、例えば図7に示すようにブロックのサイズを変更 しまたはブロックを移動させる。クリティカルパスの折 40 バセルの数が従来よりも低減され、信号伝播遅延時間が れ線表示は、この変更及び移動に応じて変化する。図7 は、図6のブロックAとブロックDの位置を入れ替え、 ブロックA、C及びDの形状をそれぞれブロックA'、 C'及びD'に変更した場合を示す。

【0021】次に、上記ステップ371へ戻る。

(376) ステップ374で修正不要と判断した場合に は、フロアプラニングデータ、すなわちブロックのサイ ズ及び配置、ブロック内のセルの配置及びブロック内外 のセル間のグローバル配線のデータを出力し、図1の外 部記憶装置14に格納する。

【0022】(38) セル間配線容量とセルの入力容量 との和に基づいてタイミング調整を行う。すなわち、こ の和がセルの駆動能力を越えている場合、駆動能力以下 になるようにセル間配線にドライバセルを挿入する。ま た、予め指定された端子間の信号伝播遅延時間が許容範 囲に収まるように、該端子間にバッファセルを挿入し又 は該端子間に接続されているセルのサイズ(セルの入力

【0023】例えば図8(B)について上述のように調 整する。但し、配線3のようなブロック間の仮想配線容 量は、図3のステップ371で求めた仮想配線長に定数 (単位長さの配線容量) を乗じた値を用いる。ブロック サイズが小さい場合には図8(A)に示す関係で求めた セル間仮想配線容量の誤差が比較的小さいので、同一ブ ロック内のセル間の上記タイミング調整は、従来と同様 に、図8(A)に示す関係で求めたセル間仮想配線容量 を用いて行う。

【0024】 (39) ネットリストを出力し、外部記憶 装置14に格納する。以上のような論理合成処理を行っ 20 た後、図1のシミュレーション&レイアウト設計装置2 0により、外部記憶装置14に格納されたネットリスト に基づいてシミュレーションを行い、動作を確認する。 次に、このネットリスト、外部記憶装置14に格納され たフロアプラニングデータ及び外部記憶装置13に格納 されたセルパターンデータに基づいて、セル配置及びセ ル間配線を自動的に行うことにより、レイアウト設計す る。フロアプラニングデータがあるので、このレイアウ ト設計では、従来行われていたフロアプラニングを省略 することができる。次に、レイアウトパターンに基づい 30 たセル間遅延時間を算出し、これを用いて、より正確な シミュレーションを行う。

【0025】本実施形態によれば、上記ステップ37で のフロアプラニングにより、異なるブロックのセル間の 仮想配線容量が従来よりも正確になるので、タイミング 調整がより正確に行われ、レイアウト設計後のタイミン グエラー数が低減されて、HDLで記述された回路仕様 の修正、論理合成及びレイアウト設計を繰り返し行う回 数が低減され、設計期間が短縮される。

【0026】また、同じ理由により、挿入されるドライ 低減してシステムクロック周波数上昇が可能になる。さ らに、フロアプラニングにおいて、クリティカルパスを 表示し、クリティカルパスが短くなるようにブロックを 移動させることができるので、この点からもシステムク ロック上昇が可能になる。

#### 【図面の簡単な説明】

【図1】 半導体集積回路用 CADシステムの概略図であ

【図2】論理合成の概略フローチャートである。

【図3】図2のステップ37の詳細フローチャートであ

7

る。

【図4】図3のステップ371の説明図である。

【図5】図3のステップ373の説明図である。

【図6】図3のステップ373の説明図である。


【図7】図3のステップ375の説明図である。

【図8】従来のセル間仮想配線容量の説明図である。


【符号の説明】

10 論理合成装置

【図 1】 半導体集積回路用CADシステムの概略図



【図4】 図3のステップ371の説明図



20 シミュレーション&レイアウト設計装置

11 コンピュータ

12~14 外部記憶装置


15 手操作入力装置

16 表示装置


40 フロア

A~D、S、A'、C'、D' ブロック

【図2】 論理合成の概略フローチャート




【図 6 】 図 3 のステップ 3 7 3 の説明図





(A)

【図 3】 図 2のステップ 3 ?の詳細フローチャート




【図 5】 図3のステップ373の説明図






【図7】 図3のステップ375の説明図




【図8】

### 従来のセル間仮想配線容量の説明図

(A)



(B)



A.B.S: 7077